Требования:
- образование высшее;
- знание и понимание основ цифровой схемотехники;
- знание принципов работы приемо-передающих устройств систем связи;
- опыт работы и понимание внутреннего устройства Altera и/или Xilinx FPGA;
- навыки отладки FPGA проектов;
- знание VHDL, Verilog, SystemVerilog
- опыт разработки SoC FPGA. Понимание внутреннего устройства и взаимодействия процессорной подсистемы и программируемой логики;
- знание принципов оптимизации проектов в Quartus IDE и/или Vivado IDE для удовлетворения требований по частоте и/или площади аппаратных блоков;
- владение SDC (Synopsis Design Constraints) и статическим временным анализом;
- знание и опыт работы с цифровой обработкой сигналов (преобразование Фурье, цифровая фильтрация, помехоустойчивое кодирование и т.п.);
- опыт работы с измерительным оборудованием (векторный генератор, анализатор спектра, осциллограф);
- опыт работы с системами контроля версий Git и/или SVN.